(2007)某时序电路如图3.6-21所示，其中R(来学网)、R和R均为8位移位寄存器，其余电路分别为全加器和D触发器，则该电路具有（ ）。